Уроки 74 - 78
§3.3. Логические основы устройства компьютера

Содержание урока

3.3.1. Базовые логические элементы

3.3.2. Сумматор двоичных чисел

Полусумматор

Полный одноразрядный сумматор

Контрольные вопросы. Компьютерный практикум

3.3.3. Триггер

3.3.2. Сумматор двоичных чисел

Полусумматор

В целях максимального упрощения работы компьютера все многообразие математических операций в процессоре сводится к сложению двоичных чисел. Поэтому главной частью процессора является сумматор, который как раз и обеспечивает такое сложение.

Полусумматор. Вспомним, что при сложении двоичных чисел образуется сумма в данном разряде, при этом возможен перенос в старший разряд. Обозначим слагаемые А и В, перенос Р и сумму S. Таблица сложения одноразрядных двоичных чисел с учетом переноса в старший разряд выглядит следующим образом (табл. 3.13).

Таблица 3.13. Таблица сложения одноразрядных двоичных чисел

Из этой таблицы сразу видно, что перенос можно реализовать с помощью операции логического умножения:

Р = А & В.

Получим теперь формулу для вычисления суммы. Значения суммы более всего совпадают с результатом операции логического сложения (кроме случая, когда на входы подаются две единицы, а на выходе должен получиться нуль).

Нужный результат достигается, если результат логического сложения умножить на инвертированный перенос. Таким образом, для определения суммы можно применить следующее логическое выражение:

S = (A ∨ В) & (А & В).

Построим таблицу истинности для данного логического выражения (табл. 3.14) и убедимся в правильности нашего предположения.

Таблица 3.14. Таблица истинности логической функции S = (A ∨ В) & (А & В)

Теперь, на основе полученных логических выражений, можно построить из базовых логических элементов схему полусумматора.

По логической формуле переноса легко определить, что для получения переноса необходимо использовать логический элемент «И».

Анализ логической формулы для суммы показывает, что на выходе должен стоять элемент логического умножения «И», который имеет два входа. На один из входов подается результат логического сложения исходных величин A ∨ В, т. е. на него должен подаваться сигнал с элемента логического сложения «ИЛИ».

На второй вход требуется подать результат инвертированного логического умножения исходных сигналов (А & В), т. е. на второй вход подается сигнал с элемента «НЕ», на вход которого, в свою очередь, поступает сигнал с элемента логического умножения «И» (рис. 3.14).

Рис. 3.14. Полусумматор двоичных чисел

Данная схема называется полусумматором, так как реализует суммирование одноразрядных двоичных чисел без учета переноса из младшего разряда.

Следующая страница Полный одноразрядный сумматор

Cкачать материалы урока